Design for Test / planificación de puntos de prueba PCB
Una PCBA no se puede probar de forma eficiente si la estrategia de test comienza cuando el rutado ya está terminado. En ese momento, redes críticas pueden quedar bajo BGA, los pads pueden estar bloqueados por componentes, faltar el acceso de programación y aumentar innecesariamente la complejidad del fixture. Design for Test (DFT) reúne al diseñador, al ingeniero de pruebas y al socio de fabricación antes de liberar el layout para garantizar el acceso, los datos y las funciones de control necesarias.
Regla práctica: no añadir puntos de prueba hasta definir qué debe detectar el test de producción. La prueba eléctrica de PCB desnudo, ICT, Flying Probe, programación y prueba funcional responden a objetivos diferentes. El layout debe admitir los métodos seleccionados sin perjudicar la integridad de señal, la fiabilidad mecánica ni el rendimiento de montaje.
1. Empezar por los defectos y funciones que deben verificarse
La primera decisión DFT no es el diámetro del pad, sino la evidencia requerida. La prueba eléctrica del PCB desnudo verifica continuidad y aislamiento antes del montaje. ICT y Flying Probe pueden detectar cortocircuitos, circuitos abiertos, componentes ausentes y determinados errores de valor o polaridad. La programación carga firmware o configuración. La prueba funcional comprueba el comportamiento especificado con alimentación, estímulos, cargas y límites definidos.
| Método | Objetivo principal | Entrada DFT |
|---|---|---|
| Prueba de PCB desnudo | Continuidad y aislamiento de las redes fabricadas | Netlist de fabricación, stackup y requisitos especiales. |
| ICT / cama de clavos | Acceso rápido y repetible a muchos nodos | Posiciones estables, lado de acceso, soporte, límites y coste del fixture. |
| Flying Probe | Acceso flexible sin cama de clavos dedicada | Pads alcanzables, espacio sin colisiones, programa y tiempo de ciclo aceptable. |
| Boundary Scan | Cobertura de interconexiones digitales con acceso físico limitado | Dispositivos compatibles, cadena JTAG correcta, archivos BSDL y plan de test. |
| Programación | Cargar y verificar firmware o configuración | Alimentación, tierra, reloj/reset, interfaz y control de archivos. |
| Prueba funcional | Verificar el comportamiento de la placa o producto | Firmware, conectores, cargas, estímulos, secuencia, seguridad y resultados. |
Nuestra guía sobre AOI, rayos X, ICT y prueba funcional explica qué evidencia aporta cada método. DFT es la actividad de diseño previa que hace viables las pruebas seleccionadas. Un método no sustituye automáticamente a otro: una placa puede superar una prueba funcional con un valor de resistencia incorrecto, mientras que ICT no demuestra todo el rendimiento de uso final.
2. Crear una estrategia de acceso en vez de añadir pads indiscriminadamente
En placas densas, el acceso físico a todas las redes suele ser poco realista. BGA, enlaces de alta velocidad y restricciones mecánicas reducen la cobertura. Antes de congelar la colocación, conviene priorizar alimentación y retornos, interfaces de programación y control, nodos de alto valor diagnóstico, circuitos analógicos sensibles, buses digitales y puntos de servicio.
| Prioridad | Nodos típicos | Pregunta de planificación |
|---|---|---|
| Alimentación y retorno | Entradas, rails regulados, tierra, sensado de corriente, enable | ¿Puede el tester alimentar, medir y aislar un corto de forma segura? |
| Programación y control | JTAG/SWD/UART/SPI, reset, boot, relojes | ¿Puede programarse una unidad en blanco sin cableado manual? |
| Diagnóstico | Nodos entre bloques funcionales | ¿El fallo localiza un componente o solo indica «placa defectuosa»? |
| Analógico y sensores | Referencias, feedback, entradas de sensor | ¿Se puede medir sin carga o ruido excesivo? |
| Interconexiones digitales | Buses, memorias y conexiones entre dispositivos | ¿Conviene sonda física, Boundary Scan o cobertura funcional? |
Un punto de prueba en CAD solo es útil si expone la red correcta en la placa montada y sigue accesible tras soldadura, coating, blindaje e integración mecánica. Un via designado como test point deja de servir si está cubierto por máscara. Un pad bajo un componente puede estar disponible para el PCB desnudo pero quedar oculto tras el montaje.
3. Tratar la sonda como una interfaz mecánica
El lado permitido, la geometría del pad o via, el espaciado, la separación de componentes y la distancia al borde dependen del equipo. Estas reglas deben acordarse con fabricante y ensamblador; no debe copiarse un tamaño o pitch universal desde otro proyecto.
- Elegir el lado pronto: concentrar puntos en una cara suele simplificar el fixture. El acceso a dos caras puede mejorar la cobertura, pero aumenta complejidad y alineación.
- Proporcionar una superficie limpia: la sonda necesita metal expuesto, plano y repetible. Hay que confirmar acabado, abertura de máscara y si se admite un agujero de via.
- Proteger zonas de colisión y soporte: el cuerpo de la sonda es más ancho que la punta. Importan la altura de componentes, bordes, tooling holes, recortes y la fuerza combinada de una cama de clavos.
- Identificación inequívoca: designadores y coordenadas estables deben formar parte de los datos liberados.
4. Añadir acceso sin degradar el circuito
Las estructuras de test añaden cobre, capacitancia, inductancia y stubs. El efecto puede ser pequeño en rails lentos, pero relevante en RF, series de alta velocidad, relojes, analógico de precisión o nodos de alta impedancia. Debe decidirse si conviene pad directo, aislamiento en serie, conector controlado, función de test integrada o método sin contacto.
- Evitar stubs largos y no controlados en redes rápidas sin revisión de integridad de señal.
- Separar potencia, sense y retorno cuando importan corriente o precisión.
- Poner procesadores, convertidores, radios y salidas en un estado de prueba seguro y repetible.
- Comprobar carga de sonda, ESD y estímulo máximo en nodos sensibles.
- Usar enlaces, resistencias de cero ohmios, interruptores o control Boundary Scan cuando sea necesario aislar un nodo.
DFT debe revisarse junto con DFM. Un pad que compromete máscara, impresión de pasta, creepage, impedancia o colocación de componentes no es una solución aceptable.
5. Adaptar el patrón de acceso al método de producción
ICT: una cama de clavos proporciona contacto paralelo, repetible y ciclos cortos, apropiados para productos estables y volúmenes mayores. Requiere diseño de fixture, coordenadas fijas, redes accesibles y soporte mecánico. Una pequeña revisión tras fabricar el fixture puede invalidar sondas, apoyos o programa.
Flying Probe: las sondas móviles evitan una cama dedicada y resultan útiles para prototipos, NPI o diseños cambiantes. Aun así necesitan superficies accesibles y movimiento sin colisiones. «Sin fixture» no significa «sin DFT».
Boundary Scan: dispositivos IEEE 1149.1/JTAG pueden probar interconexiones difíciles de alcanzar. Son esenciales archivos BSDL correctos, cadena bien implementada y acceso a señales de control. Las funciones analógicas no compatibles siguen fuera de cobertura.
Prueba funcional: el acceso por conectores puede reducir pads dedicados, pero deben definirse entradas, salidas, cargas, timing, firmware, calibración y límites. La estación debe diferenciar defectos de fabricación de fallos de firmware o configuración.
6. Liberar un paquete completo y realizar una revisión DFT formal
| Elemento | Contenido útil |
|---|---|
| Identidad del diseño | Número de parte PCB/PCBA, revisión, BOM aprobada y variante. |
| Datos CAD y de red | ODB++/IPC-2581 o datos acordados, netlist, centroid y planos. |
| Lista de puntos | Designador, red, X/Y, lado, tipo de pad y uso permitido. |
| Definición mecánica | Contorno, espesor, tooling holes, keepouts, alturas y restricciones de soporte. |
| Especificación eléctrica | Secuencia, límites de corriente, estímulos, medidas, tolerancias y seguridad. |
| Paquete de programación | Imagen aprobada, versión, configuración, interfaz y verificación. |
| Registro de cobertura | Redes/funciones requeridas, método, exclusiones y riesgo aprobado. |
| Gestión de fallos | Diagnóstico, retest, control de golden board, reparación y trazabilidad. |
La revisión DFT debe hacerse antes de liberar el layout, después del rutado y antes de comprometer el fixture. Debe utilizar las reglas actuales del equipo y la variante PCBA real. Se confirma que todos los puntos están expuestos, accesibles y bien mapeados, que la fuerza de sondas está soportada, que los archivos tienen control de revisión y que las brechas de cobertura están documentadas.
Errores evitables: elegir ICT después del layout, depender de pads ocultos, cubrir vias de test, omitir tierra o reset, colocar puntos junto a componentes altos, cambiar el PCB después del fixture o entregar un archivo de test points que no coincide con la revisión.
Referencias técnicas
- Keysight — In-Circuit Test for Manufacturing
- Keysight — Flying Probe Testing vs. In-Circuit Testing
- Keysight — ICT Boundary Scan Development Steps
- Teradyne — In-Circuit Testing
- Altium — Assigning Testpoints on the Board
¿Está planificando el acceso de test de una nueva PCBA?
JEXPCB puede revisar objetivos de prueba, acceso del layout, requisitos de programación y datos de fabricación antes de la liberación, y después coordinar fabricación, montaje y flujo de test específico del proyecto.