Design for Test / планирование контрольных точек на печатной плате
Эффективно тестировать PCBA сложно, если стратегия контроля появляется только после завершения трассировки. К этому моменту важные цепи могут оказаться под BGA, контактные площадки — закрыты компонентами, доступ для программирования — не предусмотрен, а тестовая оснастка становится неоправданно сложной. Design for Test (DFT) объединяет разработчика, инженера по тестированию и производственного партнёра до выпуска layout, чтобы заранее обеспечить нужный доступ, данные и функции управления.
Практическое правило: не следует добавлять контрольные точки, пока не определено, какие дефекты и функции должен проверять производственный тест. Электрический контроль голой платы, ICT, Flying Probe, программирование и функциональный тест решают разные задачи. Layout должен поддерживать выбранные методы без ухудшения целостности сигнала, механической надёжности и выхода годных при монтаже.
1. Начните с дефектов и функций, которые необходимо проверить
Первое решение DFT касается не диаметра площадки, а требуемого доказательства качества. Электрический тест голой платы проверяет целостность и изоляцию цепей до монтажа. ICT и Flying Probe могут обнаружить доступные короткие замыкания, обрывы, отсутствующие компоненты и отдельные ошибки номинала или полярности. Программирование загружает firmware или конфигурацию. Функциональный тест проверяет заданное поведение при определённых питании, стимулах, нагрузках и допусках.
| Метод | Основная задача | Данные DFT |
|---|---|---|
| Тест голой платы | Целостность и изоляция изготовленных цепей | Производственный netlist, stackup и специальные требования. |
| ICT / bed-of-nails | Быстрый повторяемый доступ ко многим узлам PCBA | Стабильные координаты, сторона доступа, опоры, пределы и бюджет оснастки. |
| Flying Probe | Гибкий электрический доступ без отдельного игольчатого поля | Доступные площадки, отсутствие коллизий, программа и приемлемое время цикла. |
| Boundary Scan | Контроль цифровых соединений при ограниченном физическом доступе | Совместимые устройства, корректная JTAG-цепочка, BSDL и план теста. |
| Программирование | Загрузка и проверка firmware или конфигурации | Питание, земля, clock/reset, интерфейс и контроль файлов. |
| Функциональный тест | Проверка поведения платы или изделия | Firmware, разъёмы, нагрузки, стимулы, последовательность, безопасность и ожидаемые результаты. |
В нашем материале о AOI, рентгене, ICT и функциональном тестировании объясняется, какие доказательства даёт каждый метод. DFT — это более ранний этап проектирования, делающий выбранные электрические проверки выполнимыми. Один метод не заменяет автоматически другой: плата может пройти функциональный тест с неверным номиналом резистора, а ICT не доказывает все характеристики в конечном применении.
2. Создайте стратегию доступа вместо бессистемного добавления площадок
На плотных платах физический доступ ко всем цепям часто невозможен. BGA, высокоскоростные соединения и механические ограничения уменьшают покрытие. До фиксации размещения следует расставить приоритеты: питание и возвратные цепи, программирование и управление, узлы с высокой диагностической ценностью, чувствительные аналоговые цепи, цифровые шины и сервисные точки.
| Приоритет | Типичные узлы | Вопрос проектирования |
|---|---|---|
| Питание и возврат | Входы, стабилизированные линии, земли, current sense, enable | Можно ли безопасно подать питание, измерить напряжение и локализовать КЗ? |
| Программирование и управление | JTAG/SWD/UART/SPI, reset, boot, clocks | Можно ли запрограммировать пустую плату без ручной проводки? |
| Диагностика | Узлы между функциональными блоками | Тест локализует дефект или сообщает лишь «плата не прошла»? |
| Аналоговые цепи и датчики | Опорные напряжения, feedback, входы датчиков | Возможно ли измерение без заметной нагрузки и шума? |
| Цифровые соединения | Шины, память и связи между устройствами | Подходит ли физический щуп или лучше Boundary Scan/функциональный контроль? |
Контрольная точка полезна не потому, что она есть в CAD. Она должна выводить нужную цепь на собранной плате и оставаться доступной после пайки, нанесения покрытия, установки экранов и механической сборки. Via, назначенный как test point, становится бесполезным, если закрыт паяльной маской. Площадка под компонентом может подходить для теста голой платы, но быть недоступной после монтажа.
3. Рассматривайте контакт щупа как механический интерфейс
Допустимая сторона тестирования, геометрия pad/via, шаг, зазоры до компонентов и края зависят от оборудования. Эти правила следует получить у изготовителя и контрактного сборщика; универсальный размер площадки или шаг из другого проекта может не подойти.
- Рано выберите сторону доступа: размещение точек с одной стороны обычно упрощает оснастку. Двусторонний доступ может увеличить покрытие, но повышает сложность и требования к совмещению.
- Обеспечьте чистую контактную поверхность: щупу нужен открытый, плоский и повторяемый металл. Следует подтвердить финишное покрытие, окно маски и допустимость отверстия via.
- Учитывайте коллизии и опоры: корпус щупа шире наконечника. Важны высота деталей, края, tooling holes, вырезы и суммарное усилие bed-of-nails.
- Однозначно идентифицируйте точки: стабильные обозначения и координаты должны входить в комплект выпускаемых данных.
4. Добавьте доступ без ухудшения работы схемы
Тестовые структуры добавляют медь, ёмкость, индуктивность и ответвления. На медленных линиях питания влияние может быть незначительным, но для RF, высокоскоростных последовательных сигналов, clocks, точных аналоговых или высокоомных узлов оно способно изменить результат. Необходимо выбрать прямую площадку, последовательную развязку, контролируемый разъём, встроенную тестовую функцию или бесконтактный метод.
- Не создавать длинные неконтролируемые ответвления на высокоскоростных цепях без SI-анализа.
- Раздельно планировать power, sense и return там, где важны ток или точность.
- Переводить процессоры, преобразователи, радиомодули и выходы в безопасный повторяемый тестовый режим.
- Проверять нагрузку щупа, ESD и максимальный стимул для чувствительных узлов.
- При необходимости использовать перемычки, резисторы 0 Ом, тестовые ключи или Boundary Scan для изоляции узла.
DFT необходимо рассматривать вместе с DFM. Контрольная площадка, нарушающая перемычки маски, печать пасты, пути утечки, импеданс или размещение компонентов, не является приемлемым решением.
5. Согласуйте схему доступа с производственным методом
ICT: игольчатое поле обеспечивает параллельный повторяемый контакт и короткий цикл, что подходит стабильным изделиям и более крупным сериям. Нужны проект оснастки, фиксированные координаты, достаточное число доступных узлов и механическая опора. Даже небольшое изменение платы после изготовления fixture может сделать щупы, опоры или программу недействительными.
Flying Probe: подвижные щупы позволяют обойтись без отдельного игольчатого поля и часто подходят для прототипов, NPI или меняющихся сборок. Но всё равно требуются доступные поверхности и отсутствие коллизий. «Без fixture» не означает «без DFT».
Boundary Scan: устройства IEEE 1149.1/JTAG могут проверять отдельные труднодоступные соединения. Критически важны корректные BSDL, реализация цепочки и доступ к управляющим сигналам. Неподдерживаемые аналоговые функции остаются вне покрытия.
Функциональный тест: доступ через разъёмы способен сократить число специальных площадок, но необходимо определить входы, выходы, нагрузки, timing, firmware, калибровку и критерии Pass/Fail. Станция должна помогать отличать производственный дефект от проблемы программы или настройки.
6. Выпустите полный пакет данных и проведите формальную DFT-проверку
| Элемент | Полезные данные |
|---|---|
| Идентификация изделия | Part number PCB/PCBA, ревизия, утверждённая BOM и вариант сборки. |
| CAD и сетевые данные | ODB++/IPC-2581 или согласованный комплект, netlist, centroid и чертежи. |
| Список точек | Обозначение, имя цепи, X/Y, сторона, тип площадки и допустимое применение. |
| Механика | Контур, толщина, tooling holes, keepouts, высоты и ограничения опор. |
| Электрическая спецификация | Последовательность питания, токовые пределы, стимулы, измерения, допуски и безопасность. |
| Пакет программирования | Утверждённый образ, версия, конфигурация, интерфейс и проверка. |
| Покрытие | Требуемые цепи/функции, метод, известные исключения и согласованный риск. |
| Обработка отказов | Диагностика, повторный тест, golden board, ремонт и прослеживаемость. |
DFT-проверку следует проводить до выпуска layout, после трассировки и до заказа оснастки. Нужно использовать актуальные правила оборудования и реальный вариант PCBA. Подтверждаются открытость, доступность и правильное сопоставление площадок, механическая поддержка усилия щупов, управление ревизиями файлов и документирование пробелов покрытия.
Типичные предотвратимые ошибки: выбор ICT после завершения layout, использование скрытых площадок, закрытые маской тестовые vias, отсутствие доступа к земле или reset, точки рядом с высокими деталями, изменение PCB после изготовления fixture и файл test points от другой ревизии.
Технические источники
- Keysight — In-Circuit Test for Manufacturing
- Keysight — Flying Probe Testing vs. In-Circuit Testing
- Keysight — ICT Boundary Scan Development Steps
- Teradyne — In-Circuit Testing
- Altium — Assigning Testpoints on the Board
Планируете тестовый доступ для новой PCBA?
JEXPCB может проверить цели тестирования, доступ в layout, требования к программированию и производственные данные до выпуска, а затем скоординировать изготовление, монтаж и проектный тестовый процесс.