Bei Exposed-Pad-ICs ist die Leiterplatte Teil des Wärmepfads. Wärme fließt über Land, Via-Hülsen und Innen-/Rückseitenflächen. Offene Löcher im Lötpad können jedoch Lot absaugen, Stand-off ändern und Voids erzeugen.
Eine universelle Via-Anzahl gibt es nicht. Package, Verlustleistung, Kupfer, Stack-up, Luftstrom und Montage müssen gemeinsam validiert werden.
1. Beim Package-Wärmepfad beginnen
Elektrisches Potential des Exposed Pads klären, Land nach Hersteller auslegen und mit durchgehenden Kupferwegen verbinden. Speichen erhöhen den Wärmewiderstand.
2. Vias im Wärmefluss platzieren
Vias unter dem Pad bieten den kürzesten Weg; Verteilung ist meist besser als ein Cluster. Off-pad reduziert Lotinteraktion, erhöht aber lateralen Widerstand.
3. Durchmesser, Pitch und Anzahl gemeinsam wählen
Kleine Löcher reduzieren Lotverlust, sind aber anspruchsvoller. Größere Hülsen brauchen mehr Fläche. Stack-up und Herstellerfähigkeit bestätigen.
4. Lotabsaugung und Voids kontrollieren
Optionen sind gefüllt und überkupfert, Microvias oder qualifiziertes Tenting. Schablonensegmentierung und Pastenvolumen bleiben wichtig.
| Via-Option | Lotverhalten | Auswirkung |
|---|---|---|
| Offen im Pad | Höchstes Absaugrisiko | Günstig, aber Prozessstrategie nötig. |
| Tented | Kann Fluss begrenzen | Maske/Voids validieren. |
| Gefüllt + capped | Flache Lötfläche | Mehr Prozess und Spezifikation. |
| Kupfer-Microvia | Guter Wärmepfad | HDI-Kosten/Reliabilität. |
| Neben dem Pad | Kein direkter Abfluss | Längerer Wärmepfad. |
5. Flächen thermisch anbinden
Vollanschluss senkt Widerstand gegenüber Speichen. Splits und schmale Hälse können das Via-Array entwerten.
6. Thermik und Assembly validieren
Mit realistischen Randbedingungen modellieren, Temperatur messen und Lötdeckung/Voids prüfen.
Freigabe-Checkliste
| Eingang | Vor Bestellung bestätigen | Nachweis |
|---|---|---|
| Revision | Dateien, Zeichnung und BOM haben denselben Stand. | Kontrolliertes Paket/Checksumme. |
| Annahmen | Material, Stack-up, Prozess und Kriterien sind eindeutig. | Geprüftes Angebot/DFM. |
| Traceability | Lot-, Prozess- und Prüfdaten sind definiert. | Traveler, Bericht oder Zertifikat. |
| Änderung | Abweichung/Substitution braucht Freigabe. | Schriftliche Zustimmung. |
Häufige Fragen
Sind mehr Thermal-Vias immer besser?
Nein. Nutzen nimmt ab, Risiken können steigen.
Sollten Thermal-Vias Speichen nutzen?
Für Wärmetransfer meist nein; Package prüfen.
Technische Quellen
- Texas Instruments — PowerPAD Made Easy
- Texas Instruments — PCB Design Recommendations for LLP
- Infineon — QFN PCB Design Guidelines
Quellen geprüft am 5. November 2026. Package-Herstellerangaben und Produktvalidierung haben Vorrang.