Design for Test / planification des points de test PCB
Une PCBA ne peut pas être testée efficacement si la stratégie de test commence après le routage. À ce stade, des nœuds critiques peuvent être cachés sous des BGA, des pastilles peuvent être bloquées par les composants, l’accès de programmation peut manquer et le dispositif de test devenir inutilement complexe. Le Design for Test (DFT) réunit avant la libération du layout le concepteur, l’ingénieur test et le partenaire de fabrication afin de prévoir les accès, données et fonctions de contrôle nécessaires.
Règle pratique : ne pas ajouter des points de test avant d’avoir défini ce que le test de production doit détecter. Le test électrique du PCB nu, l’ICT, le Flying Probe, la programmation et le test fonctionnel répondent à des objectifs différents. Le layout doit permettre les méthodes retenues sans dégrader l’intégrité du signal, la fiabilité mécanique ni le rendement d’assemblage.
1. Commencer par les défauts et fonctions à vérifier
La première décision DFT ne concerne pas le diamètre d’une pastille, mais la preuve attendue. Le test électrique du PCB nu vérifie continuité et isolement avant assemblage. L’ICT et le Flying Probe peuvent détecter des courts-circuits, circuits ouverts, composants absents et certaines erreurs de valeur ou de polarité. La programmation charge le firmware ou la configuration. Le test fonctionnel vérifie le comportement spécifié sous des conditions d’alimentation, de stimulus, de charge et de limites définies.
| Méthode | Objectif principal | Données DFT nécessaires |
|---|---|---|
| Test du PCB nu | Continuité et isolement des nets fabriqués | Netlist de fabrication, empilage et exigences particulières. |
| ICT / lit de clous | Accès rapide et répétable à de nombreux nœuds | Positions stables, face de test, support mécanique, limites et investissement du fixture. |
| Flying Probe | Accès flexible sans lit de clous dédié | Surfaces accessibles, dégagement, programme et temps de cycle acceptable. |
| Boundary Scan | Couverture des interconnexions numériques à accès limité | Composants compatibles, chaîne JTAG correcte, fichiers BSDL et plan de test. |
| Programmation | Charger et vérifier firmware ou configuration | Alimentation, masse, horloge/reset, interface et maîtrise des fichiers. |
| Test fonctionnel | Valider le comportement de la carte ou du produit | Firmware, connecteurs, charges, stimuli, séquence, sécurité et résultats attendus. |
Notre guide sur les tests AOI, rayons X, ICT et fonctionnels décrit les preuves apportées par chaque méthode. Le DFT est l’étape de conception antérieure qui rend ces contrôles réalisables. Une méthode ne remplace pas automatiquement les autres : une carte peut réussir un test fonctionnel avec une mauvaise valeur de résistance, tandis qu’un ICT ne démontre pas toutes les performances d’usage.
2. Construire une stratégie d’accès plutôt que multiplier les pastilles
Sur une carte dense, l’accès physique à tous les nets est rarement réaliste. Les BGA, les liaisons rapides et les contraintes mécaniques réduisent la couverture. Avant de figer le placement, il faut donc hiérarchiser les alimentations et retours, interfaces de programmation et de contrôle, nœuds à forte valeur diagnostique, circuits analogiques sensibles, bus numériques et points utiles au service.
| Priorité | Nœuds typiques | Question de conception |
|---|---|---|
| Alimentation et retour | Entrées, rails régulés, masses, mesure de courant, enable | Le testeur peut-il alimenter, mesurer et isoler un court-circuit en sécurité ? |
| Programmation et contrôle | JTAG/SWD/UART/SPI, reset, boot, horloges | Une carte vierge peut-elle être programmée sans câblage manuel ? |
| Diagnostic | Nœuds séparant les blocs fonctionnels | Un échec localise-t-il le défaut ou indique-t-il seulement « carte défaillante » ? |
| Analogique et capteurs | Références, boucles de retour, entrées capteurs | La mesure est-elle possible sans charge ni bruit excessif ? |
| Interconnexions numériques | Bus, mémoires, liaisons entre circuits | La sonde physique convient-elle, ou faut-il Boundary Scan ou test fonctionnel ? |
Un point de test présent dans le CAD n’est utile que s’il expose le bon net sur la carte assemblée et reste accessible après soudure, revêtement, blindage et intégration mécanique. Un via prévu pour le test devient inutilisable s’il est couvert de vernis épargne. Une pastille sous un composant peut convenir au test du PCB nu mais être inaccessible après placement.
3. Considérer la sonde comme une interface mécanique
La face de test autorisée, la géométrie des pastilles/vias, l’espacement, le dégagement vis-à-vis des composants et la distance au bord dépendent de l’équipement. Ces règles doivent être obtenues auprès du fabricant et de l’assembleur ; une taille ou un pas universel copié d’un autre projet peut être inadapté.
- Choisir tôt la face d’accès : regrouper les points d’un seul côté simplifie souvent le fixture. Le double accès peut améliorer la couverture mais augmente la complexité et l’alignement.
- Prévoir une surface propre : la sonde exige un métal exposé, plan et répétable. Il faut confirmer finition, ouverture de masque et acceptation éventuelle d’un trou de via.
- Protéger les zones de collision et de support : le corps de la sonde est plus large que sa pointe. Hauteur des composants, bords, trous d’outillage, découpes et force cumulée du lit de clous comptent.
- Identifier sans ambiguïté : désignateurs et coordonnées stables doivent figurer dans les données libérées.
4. Ajouter l’accès sans perturber le circuit
Une structure de test ajoute cuivre, capacité, inductance et stubs. Cet effet peut être négligeable sur un rail lent, mais critique sur RF, série rapide, horloge, analogique de précision ou nœud à haute impédance. Il faut choisir entre pastille directe, isolation série, connecteur contrôlé, fonction de test intégrée ou méthode sans contact.
- Éviter les longs stubs non contrôlés sur les signaux rapides sans revue d’intégrité du signal.
- Prévoir séparément puissance, sense et retour lorsque courant ou précision l’exigent.
- Mettre processeurs, convertisseurs, radios et sorties dans un état de test sûr et répétable.
- Vérifier charge de sonde, ESD et stimulus maximal sur les nœuds sensibles.
- Prévoir si nécessaire straps, résistances zéro ohm, commutateurs ou contrôle Boundary Scan pour isoler un nœud.
Le DFT doit rester compatible avec le DFM. Un point de test qui compromet le masque, l’impression de pâte, les distances d’isolement, l’impédance ou le placement n’est pas une solution acceptable.
5. Adapter le motif d’accès à la méthode de production
ICT : le lit de clous offre un contact parallèle et répétable avec des cycles courts, adapté aux produits stables et aux volumes plus élevés. Il exige un fixture, des coordonnées figées, un nombre suffisant de nœuds accessibles et un bon support mécanique. Une petite révision après construction peut invalider sondes, appuis ou programme.
Flying Probe : les sondes mobiles évitent un lit de clous dédié et conviennent aux prototypes, NPI ou séries évolutives. Elles ont tout de même besoin de surfaces accessibles et d’un mouvement sans collision. « Sans fixture » ne signifie pas « sans DFT ».
Boundary Scan : les composants IEEE 1149.1/JTAG peuvent tester certaines interconnexions difficiles à sonder. Fichiers BSDL, chaîne correcte et accès aux signaux de contrôle sont essentiels ; les fonctions analogiques non supportées restent hors couverture.
Test fonctionnel : l’accès par connecteur peut réduire les pastilles dédiées, mais les entrées, sorties, charges, délais, firmware, calibrations et limites doivent être définis. Le poste doit aider à distinguer défaut de fabrication, problème de firmware et erreur de configuration.
6. Libérer un dossier complet et réaliser une revue DFT formelle
| Élément | Contenu utile |
|---|---|
| Identité du design | Référence PCB/PCBA, révision, BOM approuvée et variante. |
| Données CAD et net | ODB++/IPC-2581 ou données convenues, netlist, centroid et plans. |
| Liste des points | Désignateur, net, X/Y, face, type de pad et usage autorisé. |
| Définition mécanique | Contour, épaisseur, outillage, keepouts, hauteurs et restrictions de support. |
| Spécification électrique | Séquence, limites de courant, stimuli, mesures, tolérances et sécurité. |
| Dossier programmation | Image approuvée, version, configuration, interface et vérification. |
| Couverture | Nets/fonctions requis, méthode, exclusions connues et risque accepté. |
| Gestion des échecs | Diagnostic, retest, carte étalon, réparation et traçabilité. |
La revue DFT doit avoir lieu avant la libération du layout, après routage puis avant l’engagement du fixture. Elle utilise les règles réelles de l’équipement et la variante PCBA à produire. Il faut confirmer que les points restent exposés, accessibles et correctement mappés, que la force des sondes est supportée, que les fichiers sont maîtrisés en révision et que les lacunes de couverture sont documentées.
Erreurs évitables : choisir l’ICT après le routage, utiliser des pads cachés, couvrir les vias de test, oublier masse ou reset, placer les points près de composants hauts, modifier le PCB après fabrication du fixture ou fournir un fichier de points qui ne correspond pas à la révision libérée.
Références techniques
- Keysight — In-Circuit Test for Manufacturing
- Keysight — Flying Probe Testing vs. In-Circuit Testing
- Keysight — ICT Boundary Scan Development Steps
- Teradyne — In-Circuit Testing
- Altium — Assigning Testpoints on the Board
Vous planifiez l’accès de test d’une nouvelle PCBA ?
JEXPCB peut revoir les objectifs de test, l’accès du layout, les besoins de programmation et les données de fabrication avant libération, puis coordonner fabrication, assemblage et flux de test spécifique au projet.