Design for Test em PCB: planejamento de pontos de teste para ICT, Flying Probe e teste funcional

Design for Test / planejamento de pontos de teste em PCB

Uma PCBA não pode ser testada com eficiência quando a estratégia de teste começa somente após o roteamento. Nesse estágio, redes críticas podem estar sob BGAs, pads podem ficar bloqueados por componentes, o acesso de programação pode faltar e o fixture se tornar desnecessariamente complexo. O Design for Test (DFT) reúne projetista, engenheiro de teste e parceiro de fabricação antes da liberação do layout para garantir os acessos, dados e recursos de controle necessários.

Regra prática: não adicione pontos de teste antes de definir o que o teste de produção deve detectar. Teste elétrico da placa nua, ICT, Flying Probe, programação e teste funcional respondem a objetivos diferentes. O layout deve suportar os métodos selecionados sem prejudicar integridade de sinal, confiabilidade mecânica ou rendimento de montagem.

1. Comece pelos defeitos e funções que precisam ser verificados

A primeira decisão de DFT não é o diâmetro do pad, mas a evidência exigida. O teste elétrico da placa nua verifica continuidade e isolamento antes da montagem. ICT e Flying Probe podem detectar curtos, aberturas, componentes ausentes e determinados erros de valor ou polaridade. A programação grava firmware ou configuração. O teste funcional verifica o comportamento especificado sob alimentação, estímulos, cargas e limites definidos.

Nosso guia sobre AOI, raios X, ICT e teste funcional explica a evidência fornecida por cada método. O DFT é a atividade de projeto que torna os testes selecionados viáveis. Um método não substitui automaticamente outro: uma placa pode passar no teste funcional com um resistor errado, enquanto o ICT não comprova todo o desempenho de uso final.

2. Crie uma estratégia de acesso em vez de adicionar pads indiscriminadamente

Em placas densas, o acesso físico a todas as redes costuma ser inviável. BGAs, conexões de alta velocidade e restrições mecânicas reduzem a cobertura. Antes de congelar o posicionamento, priorize alimentação e retorno, interfaces de programação e controle, nós de alto valor diagnóstico, circuitos analógicos sensíveis, buses digitais e pontos de serviço.

Um test point no CAD só é útil se expuser a rede correta na placa montada e permanecer acessível após soldagem, coating, blindagem e integração mecânica. Um via destinado ao teste deixa de funcionar se estiver coberto por máscara. Um pad sob componente pode servir à placa nua e ficar inacessível depois da montagem.

3. Trate a ponta de teste como uma interface mecânica

O lado permitido, a geometria de pad/via, o espaçamento, a folga de componentes e a distância da borda dependem do equipamento. Essas regras devem ser acordadas com fabricante e montador; não copie um tamanho ou pitch universal de outro projeto.

• Escolha o lado cedo: concentrar pontos em uma face normalmente simplifica o fixture. Acesso dos dois lados pode melhorar cobertura, mas aumenta complexidade e alinhamento.
• Forneça uma superfície limpa: a ponta precisa de metal exposto, plano e repetível. Confirme acabamento, abertura de máscara e se o furo de via é permitido.
• Proteja zonas de colisão e suporte: o corpo da ponta é mais largo que a extremidade. Altura dos componentes, bordas, tooling holes, recortes e força combinada do bed-of-nails importam.
• Identifique sem ambiguidade: designadores e coordenadas estáveis devem fazer parte dos dados liberados.

4. Adicione acesso sem prejudicar o circuito

Estruturas de teste acrescentam cobre, capacitância, indutância e stubs. O efeito pode ser pequeno em rails lentos, mas relevante em RF, sinais seriais rápidos, clocks, analógico de precisão ou nós de alta impedância. É preciso escolher entre pad direto, isolamento em série, conector controlado, função de teste integrada ou método sem contato.

• Evite stubs longos e não controlados em redes rápidas sem análise de integridade de sinal.
• Planeje potência, sense e retorno separadamente quando corrente ou precisão forem importantes.
• Coloque processadores, conversores, rádios e saídas em estado de teste seguro e repetível.
• Confirme carga da ponta, ESD e estímulo máximo nos nós sensíveis.
• Use links, resistores zero-ohm, chaves de teste ou controle Boundary Scan quando for necessário isolar um nó.

DFT deve ser revisado junto com DFM. Um pad que compromete máscara, impressão de pasta, creepage, impedância ou posicionamento não é uma solução aceitável.

5. Adeque o padrão de acesso ao método de produção

ICT: um bed-of-nails oferece contato paralelo e repetível e ciclos curtos, adequado a produtos estáveis e volumes maiores. Exige projeto de fixture, coordenadas fixas, redes acessíveis e suporte mecânico. Uma pequena revisão após a fabricação pode invalidar pontas, apoios ou programa.

Flying Probe: pontas móveis evitam uma cama dedicada e são úteis em protótipos, NPI ou builds variáveis. Mesmo assim exigem superfícies acessíveis e movimento sem colisão. “Sem fixture” não significa “sem DFT”.

Boundary Scan: dispositivos IEEE 1149.1/JTAG podem testar interconexões difíceis de alcançar. Arquivos BSDL corretos, cadeia bem implementada e acesso aos sinais de controle são essenciais; funções analógicas não suportadas continuam fora da cobertura.

Teste funcional: acesso pelos conectores pode reduzir pads dedicados, mas entradas, saídas, cargas, timing, firmware, calibração e limites devem ser definidos. A estação deve diferenciar defeitos de fabricação de problemas de firmware ou configuração.

6. Libere um pacote completo e faça uma revisão DFT formal

A revisão DFT deve acontecer antes da liberação do layout, após o roteamento e antes do compromisso com o fixture. Use as regras atuais do equipamento e a variante PCBA real. Confirme que todos os pads estão expostos, acessíveis e corretamente mapeados, que a força das pontas é suportada, que os arquivos têm controle de revisão e que lacunas de cobertura estão documentadas.

Falhas evitáveis: escolher ICT após o layout, depender de pads ocultos, cobrir vias de teste, omitir terra ou reset, colocar pontos junto de componentes altos, alterar o PCB após construir o fixture ou fornecer arquivo de test points de outra revisão.

Referências técnicas

1. Keysight — In-Circuit Test for Manufacturing
2. Keysight — Flying Probe Testing vs. In-Circuit Testing
3. Keysight — ICT Boundary Scan Development Steps
4. Teradyne — In-Circuit Testing
5. Altium — Assigning Testpoints on the Board

Planejando o acesso de teste para uma nova PCBA?

A JEXPCB pode revisar objetivos de teste, acesso do layout, requisitos de programação e dados de fabricação antes da liberação, e coordenar fabricação, montagem e fluxo de teste específico do projeto.

Enviar dados PCB e requisitos de teste